Автоматизированное проектирование цифровых устройств на базе программируемой логики фирмы Altera, язык VerilogHDL

Автоматизированное проектирование цифровых устройств на базе программируемой логики фирмы Altera, язык VerilogHDL
АктуальностьИдёт набор
СтоимостьПо запросу
Продолжительность72 часа
Группаот 8 до 10 человек
Начало занятийПо мере формирования группы
  Записаться на курс

Цель программы – повышение профессионального уровня работников высокотехнологичных производств в рамках имеющейся квалификации в разработки электронных устройств на базе программируемых логических интегральных схем фирмы Altera с использованием систем автоматизированного проектирования (САПР).

 Обращаем внимание, что ввиду специфики обучения по данному курсу сборные группы не обучаются. Слушатели курса должны быть работниками одной организации или одной отрасли.

Курс обеспечивает необходимыми знаниями для выполнения следующих видов деятельности:
- разработка, тестирования и отладки электронных устройств с использованием языков проектирования аппаратуры (язык VerilogHDL);
- применения современных программируемых интегральных микросхем классов CPLD, FPGA. SOPC;
- выбор методологии и маршрутов проектирования, знакомство с основными возможностями современных САПР. 

Результаты освоение курса

Выпускники знают

  • основы методики проектирования средств вычислительной техники с использованием языковых средств представления проектов;
  • типовые синтаксические конструкции некоторых языков проектирования;
  • принципы представления типовых дискретных устройств на языке проектирования аппаратуры;
  • архитектуру современных ПЛИС и SOPC, особенности кристаллов фирмы Altera;
  • основные возможности систем автоматизированного проектирования фирмы Altera.

Выпускники умеют

  • описывать и моделировать специализированные цифровые устройства средней сложности;
  • разрабатывать проекты с использованием базовой системы проектирования с привлечением САПР сторонних фирм;
  • имплементировать цифровые устройства в микросхемы программируемой логики фирмы Altera.

Выпускники владеют

  • программными средствами разработки, моделирования и синтеза дискретных устройств на базе их языкового описания;
  • навыками разработки эффективных маршрутов проектирования в рамках набора САПР;
  • методиками внутрикристальной отладки проектов средствами соответствующих САПР.

Категория слушателей – работники высокотехнологичных производств в рамках имеющейся квалификации в разработке электронных устройств, имеющие высшее профессиональное образование.

Форма обучения – очная, с отрывом от работы.

Учебный план

№ п/п Наименование разделов Всего часов В том числе
Лекции Практические и лабораторные занятия
1 Основы языка VerilogHDL 30 18 12
2 Архитектура современных ПЛИС и SOPC 14 10 4
3 Системы проектирования для ПЛИС 16 10 16
4 Цифровая обработка сигналов 10 4 6
5 Итоговая аттестация 2 Выполнение проверочной работы
  Итого: 72 42 28

 Учебно-тематический план разделов (модулей):

№ п/п Наименование разделов Всего часов В том числе
Лекции Практические и лабораторные занятия
1 Основы языка VerilogHDL 30 18 12
1.1 Краткая характеристика языков проектирования аппаратуры. Принципы интерпретации поведения в моделирующих системах. Методология проектирования с использованием языков описания аппаратуры.   2 -
1.2 Язык VerilogHDL. Типы данных, операции, непрерывные и процедурные операторы. Операторы Initial и Always. Блокирующие и неблокирующие присваивания.   2 2
1.3 Язык VerilogHDL. Комбинационные схемы.   2 1
1.4 Язык VerilogHDL. Триггерные устройства.   2 1
1.5 Язык VerilogHDL. Оператор вхождения и связи компонентов.   2 2
1.6 Язык VerilogHDL. Структура тестовой программы. Концепция интерфейса.  Программный блок.   2 -
1.7 Язык VerilogHDL. Описание типовых дискретных устройств (автоматы).    2 2
1.8 Язык VerilogHDL. Способы построения операционных устройств: микропрограммные потоковые и конвейерные реализации.   2 4
1.9 Краткая характеристика других языков описания аппаратуры.   2  - 
2 Архитектура современных ПЛИС и SOPС 14 10 4
2.1 Архитектура SPLD. Классификация и обзор рынка PLD.   2  
2.2 Архитектура FPGA фирмы Altera.   2  
2.3 Средства системного уровня проектирования. Тенденции развития и применения SOPC.   2  
2.4 Архитектура аналоговых ПЛИС. Работа с PSOC.   2  
2.5 Процессорные ядра и особенности проектирования для SOPC.   2  4
3 Системы проектирования для ПЛИС 16 10 6
3.1 Методология проектирования. Маршруты проектирования.   2 4
3.2 Знакомство с новыми возможностями современных САПР (Quartus II). Временной анализ проектов.   2 -
3.3 JTAC-интерфейс и граничное сканирование.    2 1
3.4 Современные подходы к тестированию.    2 1
3.5 Верификации в современных САПР. Внутрикристальная отладка. Signal Tap.   2 -
4 Цифровая обработка сигналов 10 4 6
4.1 Средства структурной реализации распространенных задач ЦОС.    2 4
4.2 Аналоговые платы.   2 2
  Тестирование 2    
    72 42 28

Контактная информация

пн. - пт. с 10:00 до 17:00
+7 812 346-28-18, +7 812 655-13-88
+7 812 655-13-88
ino@etu.ru

Запись на курс

Отправляя сообщение с помощью данной формы, вы соглашаетесь с обработкой своих персональных данных в соответствии с «Политикой обработки и защиты персональных данных СПбГЭТУ «ЛЭТИ». Все поля помеченные * являются обязательными для заполнения.